Modul ini menempatkan memori pada posisi terdepan dalam penjelasan performa program. Topik-topiknya bergerak dari angka latensi tiap tingkat penyimpanan, anatomi cache beserta pembagian alamatnya, simulasi tingkat miss untuk berbagai pola akses, keputusan pemrograman yang menurunkan jumlah miss, hingga memori virtual dengan page table dan TLB. Sebagian besar pengukuran dilakukan melalui simulator dan program kecil yang dapat dijalankan ulang, sehingga setiap klaim performa dapat diverifikasi kembali.
Hierarki Memori
Angka latensi, anatomi cache, simulasi tingkat miss, kode yang ramah cache, dan memori virtual dengan page table serta TLB.
0/0 selesai
- Angka Latensi
Orde besar waktu akses register, cache, memori utama, dan disk yang seharusnya diketahui setiap pemrogram.
- Anatomi Cache
Line, set, asosiativitas, dan miss: cara cache membagi alamat dan memilih tempat penyimpanan.
- Simulasi Cache
Mengukur tingkat miss dengan simulator cache sederhana untuk beberapa pola akses yang berbeda.
- Kode yang Ramah Cache
Penelusuran row-major, tata letak struktur, dan keputusan pemrograman yang menurunkan jumlah miss.
- Memori Virtual
Page, page table, dan TLB: cara prosesor menerjemahkan alamat virtual menjadi alamat fisik.