Arsitektur Komputer

Modul pembuka yang menetapkan tujuan jalur, tangga abstraksi yang akan dinaiki, dan perangkat simulasi yang dipakai.

1. Mengapa Membangun KomputerManfaat menaiki lapisan abstraksi komputer sendiri dan hal yang disembunyikan oleh tiap lapisan.
2. Tangga di DepanPeta jenjang dari gerbang logika menuju ALU, CPU, ISA, hingga sistem operasi yang akan dinaiki sepanjang jalur.
3. AlatPilihan simulator HDL, assembler, dan emulator RISC-V yang dipakai untuk seluruh proyek jalur ini.

Matematika boolean, gerbang dasar, deskripsi perangkat keras dalam HDL, serta bus multi-bit sebagai balok penyusun chip.

1. Aljabar BooleanMatematika yang berada di bawah setiap chip: operasi dasar, hukum penyederhanaan, dan notasi yang dipakai sepanjang jalur.
2. Gerbang DasarAND, OR, NOT, dan XOR sebagai balok penyusun, didefinisikan dari tabel kebenaran hingga perilakunya.
3. Gerbang Majemuk dalam HDLMenulis Not, Mux, dan DMux dalam HDL sebagai cara mendeskripsikan perangkat keras dengan teks.
4. Bus dan Lebar BitGerbang multi-bit, konvensi bus, dan cara lebar bit menentukan kemampuan sebuah jalur data.

Perangkat penjumlah biner, representasi bilangan bertanda komplemen dua, dan perancangan ALU lengkap dengan status flag.

1. AdderPerangkat penjumlah biner dari half adder, full adder, hingga ripple carry dan biaya kecepatannya.
2. Bilangan BertandaRepresentasi komplemen dua dan bit tanda beserta alasan bentuk itu dipilih hampir semua prosesor.
3. ALUMerancang ALU: daftar operasinya, mekanisme pemilihan operasi, dan status flag yang dihasilkannya.

Dari rangkaian kombinasional ke sekuensial: clock, flip-flop, register, RAM, dan program counter yang mengurutkan jalannya program.

1. Clock dan Flip-FlopPerpindahan dari rangkaian kombinasional ke sekuensial melalui clock, D flip-flop, dan tepi naik.
2. RegisterRegister sebagai penyimpanan multi-bit yang menahan nilainya sampai tepi clock berikutnya.
3. RAMMemori sebagai larik register yang berbagi clock yang sama, lengkap dengan jalur alamat, chip select, dan waktu aksesnya.
4. Program CounterRegister khusus yang mengurutkan jalannya program sendiri dengan incremen dan pemuatan ulang alamat.

ISA sebagai kontrak perangkat keras dan perangkat lunak, beserta assembly RISC-V: register, pengalamatan, perulangan, dan fungsi.

1. Apa itu ISA ?ISA sebagai kontrak antara perangkat keras dan perangkat lunak beserta apa saja yang diikatnya.
2. Register dan Instruksi RISC-VSet inti RV32I: 32 register umum, format instruksi, dan simulator kecil yang dipakai sepanjang modul.
3. Mode PengalamatanCara operand ditemukan: immediate, register, dan akses memori dengan offset pada RISC-V.
4. Sesi Assembly PertamaMenulis dan menjalankan program RISC-V pertama: perulangan, percabangan, dan struktur kondisional.
5. Sesi Assembly KeduaFungsi, stack, dan calling convention RISC-V beserta isi frame saat panggilan terjadi.

Datapath siklus tunggal, sinyal kontrol, siklus fetch-decode-execute, lalu pipelining, hazard, dan prediksi cabang.

1. Datapath Siklus TunggalJalur kabel yang menjalankan fetch, decode, dan execute dalam satu komponen utuh dan satu clock.
2. Sinyal KontrolSinyal kontrol yang mengarahkan mux, ALU, dan register file pada setiap instruksi.
3. Fetch-Decode-ExecuteSiklus kerja CPU langkah demi langkah dari pengambilan instruksi hingga penulisan hasilnya.
4. Pipelining dan HazardCara pipeline menaikkan throughput, tiga jenis hazard yang mengganggunya, dan cara masing-masing diredakan.
5. Prediksi Cabang dan SpekulasiMengapa pipeline membutuhkan prediksi cabang, cara predictor bekerja, dan biaya salah prediksi.

Bagaimana pernyataan C menjadi instruksi mesin, tata letak memori program C, dan pointer dilihat dari sudut pandang prosesor.

1. Bagaimana C DikompilasiPerjalanan pernyataan C menjadi instruksi mesin melalui keluaran compiler yang diperiksa langsung.
2. Tata Letak MemoriTempat setiap unsur program C berada: text, data, bss, heap, dan stack beserta arah pertumbuhan masing-masing.
3. Pointer pada Tingkat MesinAlamat, dereference, dan aritmetika pointer dilihat sebagai instruksi load dan store prosesor.

Angka latensi, anatomi cache, simulasi tingkat miss, kode yang ramah cache, dan memori virtual dengan page table serta TLB.

1. Angka LatensiOrde besar waktu akses register, cache, memori utama, dan disk yang seharusnya diketahui setiap pemrogram.
2. Anatomi CacheLine, set, asosiativitas, dan miss: cara cache membagi alamat dan memilih tempat penyimpanan.
3. Simulasi CacheMengukur tingkat miss dengan simulator cache sederhana untuk beberapa pola akses yang berbeda.
4. Kode yang Ramah CachePenelusuran row-major, tata letak struktur, dan keputusan pemrograman yang menurunkan jumlah miss.
5. Memori VirtualPage, page table, dan TLB: cara prosesor menerjemahkan alamat virtual menjadi alamat fisik.

Hukum Amdahl, paralelisme tingkat instruksi, makna sesungguhnya dari memori bersama multicore, dan dasar SIMD.

1. Matematika SpeedupHukum Amdahl sebagai penghitung kecepatan maksimal dan pembatasnya terhadap intuisi.
2. Paralelisme Tingkat InstruksiPipeline, superscalar, dan out-of-order secara konseptual: cara satu prosesor menjalankan banyak instruksi sekaligus.
3. Multicore dan Model MemoriArti sebenarnya dari memori bersama: visibilitas penulisan antarinti, cache koheren, dan sinkronisasi.
4. Pengenalan SIMDLane vektor dan paralelisme data: satu instruksi yang memproses banyak nilai dalam waktu yang sama.

Tur perbandingan x86-64 dan RISC-V, GPU serta akselerator khusus, dan keamanan perangkat keras pasca-Spectre.

1. x86-64 vs RISC-VTur berpemandu dua ISA besar, bukan perang: sejarah, gaya encoding, dan konsekuensinya bagi pemrogram.
2. GPU sebagai AkseleratorRibuan lane untuk masalah yang tepat: arsitektur GPU, model pemrogramannya, dan batasannya.
3. Akselerator KhususNPU, TPU, dan array systolic: mengapa chip khusus mengalahkan CPU untuk beban kerja tertentu.
4. Keamanan Perangkat KerasIsu kelas Spectre: cara spekulasi membocorkan data dan bentuk mitigasi yang menyertainya.

Memilih opsi proyek, mendokumentasikan trade-off rancangan, membangun bertahap dengan titik pemeriksaan, dan menjalankan validasi akhir.

1. Opsi ProyekMemperluas CPU yang sudah dibangun atau menulis emulator lengkap: cakupan, alat, dan kriteria pilihan.
2. Trade-off RancanganMendokumentasikan keputusan rancangan secara jujur beserta alternatif yang ditolak dan alasannya.
3. Membangun dengan Titik PemeriksaanMembangun bertahap dengan setiap tahap diuji terhadap program nyata sebelum maju.
4. ValidasiProgram validasi yang memberi beban penuh pada setiap fitur dan menandai jalur proyek sebagai selesai.